Nachrichten -

EDA-Flows für TSMC-N6- und -N5-­Prozessknoten zertifiziert

Cadence Design Systems hat seine Digital-Full-Flow- und Custom/Analog-Toolsuites für die N6- und N5-Fertigungstechnologien der Halbleiterfoundry TSMC optimiert. Unternehmensangaben zufolge haben die Toolsuites die dementsprechenden DRM- (Design Rule Manual) und Spice-Zertifizierung erhalten. Sie eignen sich somit künftig als Grundlage für die Entwicklung mobiler Applikationen der nächsten Generation auf N6- und N5- sowie von Anwendungen für das Hyperscale-Computing auf N5-Basis; jeweils mit aktualisierten Referenzflows und Methoden.

Cadence und TSMC arbeiten bereits mit Kunden bei Designs für Produkte in den N7-, N6- und N5-Halbleiterprozessen von TSMC zusammen und haben eigenen Angaben zufolge Tapeouts für diese Technologien ermöglicht. Im Hinblick auf den integrierten EDA-Flow des Unternehmens verspricht Cadence eine vollständige Konvergenz und ein problemloses Zusammenspiel aller Werkzeuge. N6- und N5-Prozessdesignkits (PDKs) stehen Cadence-Kunden, die Designprojekte starten wollen, zum Download zur Verfügung. Weitere Informationen zu den Advanced-Node Lösungen von Cadence unter: www.cadence.com/go/advancednodepr

Firmeninformationen
Weitere Beiträge zum Thema Nachrichten Alle Artikel des Ressorts
© elektronikinformationen.de 2020 - Alle Rechte vorbehalten