Design-Software, EDA -

Automatisierte Konnektivitätsprüfung Q.E.D.

Die Verbindungen zwischen den Designblöcken und I/O-Zellen komplexer Chips lassen sich nicht mittels Inspektion verifizieren. Simulation und Emulation können zwar Bugs aufspüren, bleiben aber unvollständig. Formale Tools dagegen finden nicht nur alle Fehler – sie können das auch beweisen.

Exklusiv für registrierte Nutzer

Sie sind noch nicht registriert?
Jetzt registrieren und alle Beiträge vollständig lesen!

Sie sind bereits registriert?
Login

* Pflichtfelder bitte ausfüllen

Firmeninformationen
Weitere Beiträge zum Thema Design-Software, EDA
Alle Artikel des Ressorts
Weitere Beiträge zum Thema Labor, Entwicklung
Alle Artikel des Ressorts
© elektronikinformationen.de 2019 - Alle Rechte vorbehalten