MCU, MPU, PLD -

FPGAs für die Kommunikation von morgen Wer verzögert, verliert

Signalverzögerung innerhalb der Schaltungen, der Interconnect Delay, ist ein Hemmnis für den Durchsatz künftiger Datennetze. Mit HyperFlex hat Intel PSG, vormls Altera, eine Bausteinarchitektur vorgestellt, die das Verzögerungsproblem für die Zukunft lösen soll. Ihr Kernelement sind sogenannte Hyper-Register. Um deren Performancepotenzial voll auszuschöpfen, wird Entwicklern ein Vorgehen in drei Schritten nahegelegt.

Exklusiv für registrierte Nutzer

Sie sind noch nicht registriert?
Jetzt registrieren und alle Beiträge vollständig lesen!

Sie sind bereits registriert?
Login

* Pflichtfelder bitte ausfüllen

Firmeninformationen
Weitere Beiträge zum Thema MCU, MPU, PLD
Alle Artikel des Ressorts
© elektronikinformationen.de 2019 - Alle Rechte vorbehalten